圖像處理ASIC設計方法（精）

定　價：￥88.00

作　者：	桑紅石，袁雅婧
出版社：	華中科技大學出版社
叢編項：	航天航空導航制導圖像信息技術與系統(tǒng)研究叢書
標　簽：	暫缺

購買這本書可以去

京東 (￥88.00)

ISBN：	9787568040648	出版時間：	2019-01-01	包裝：	精裝
開本：	16開	頁數：	211	字數：

內容簡介

　　《圖像處理ASIC設計方法/航天航空導航制導圖像信息技術與系統(tǒng)研究叢書》涵蓋的內容包括圖像處理專用集成電路（application specific integrated circuit，ASIC）的設計流程簡介、ASIC的一般架構和基本模塊、圖像處理ASIC設計中常見時序問題的解決方法，并給出了幾種圖像處理算法ASIC／SoC（system on chip，片上系統(tǒng)）的設計實例?！秷D像處理ASIC設計方法/航天航空導航制導圖像信息技術與系統(tǒng)研究叢書》分為7章。第1章介紹ASIC的基本概念、各層次圖像處理算法的特點及其分析、圖像處理ASIC設計流程以及各環(huán)節(jié)應注意的問題。第2章介紹影響圖像處理算法硬件實現效率的因素，即如何評判一種算法是否可以獲得較好的硬件加速比，以及如何獲得較好的硬件加速比，同時介紹了ASIC設計中常用的基本電路結構和電路模塊的設計。第3章介紹了時序分析的概念，以及ASIC設計中經常被忽視的跨時鐘域信號傳輸問題，該問題將影響電路工作的穩(wěn)定性，并給出了解決跨時鐘域傳輸的幾種常用方法。第4章介紹了一種大模板卷積運算的實現，旨在通過該設計向讀者說明如何開發(fā)數據的片上重用性，以及如何在硬件開銷、數據通過率之間進行折中。第5章介紹圖像旋轉算法的硬件實現，旨在通過該設計向讀者說明如何對算法繼續(xù)面向硬件優(yōu)化，使數據流符合硬件電路實現所要求的局部性和規(guī)則性的特點，以及如何對有限字長運算產生的誤差進行仿真評估，并確定合理的字長。第6章介紹圖像連通域標記和特征提取算法的硬件實現，旨在通過該設計向讀者說明不適用于硬件加速的算法的特點，以及如何利用硬件電路提供的中間結果對這一類算法進行加速。該設計還可以作為復雜狀態(tài)機的設計舉例，幫助讀者了解不同層次狀態(tài)機之問信號的交互方式。第7章介紹紅外焦平面非均勻性校正soc的設計，旨在通過該設計幫助讀者了解片上系統(tǒng)的概念、組成和設計方法，了解通過軟硬件協同實現較為復雜的系統(tǒng)功能的技術方案。《圖像處理ASIC設計方法/航天航空導航制導圖像信息技術與系統(tǒng)研究叢書》可供學習ASIC設計的研究生使用，也可為相關領域設計人員提供入門和進階參考。

作者簡介

暫缺《圖像處理ASIC設計方法（精）》作者簡介

圖書目錄

第1章 ASIC的概念和設計流程
1．1 VLSI工藝進步帶來的變化
1．2 圖像處理領域對專用硬件電路的需求
1．2．1 圖像低層處理算法
1．2．2 圖像中層處理算法
1．2．3 圖像高層處理算法
1．2．4 圖像中低層處理算法的加速策略
1．3 ASIC設計流程簡述
1．3．1 設計任務的定義
1．3．2 體系結構設計
1．3．3 RTL代碼設計和驗證
1．3．4 綜合
1．3．5 形式驗證和后仿真
1．3．6 布局布線
1．3．7 寄生參數提取
1．3．8 生成版圖
1．3．9 物理設計
第2章圖像處理ASIC的基本架構和常用模塊
2．1 影響ASIC實現效率的因素
2．1．1 高計算強度
2．1．2 計算并行性
2．1．3 存在強相關性的例子
2．1．4 數據空間分布的局部性和重用性
2．1．5 有限的中間結果
2．2 圖像處理ASIC的常用結構
2．2．1 數據傳輸格式及輸入數據接口
2．2．2 圖像二維數據處理窗口生成
2．2．3 窗口位于圖像邊界的處理
2．3 數據路徑并行策略
2．3．1 全并行實現
2．3．2 全串行實現
2．3．3 部分并行實現
第3章時序問題和解決方法
3．1 硬件電路的基本組成和特點
3．1．1 組合邏輯電路
3．1．2 時序電路
3．1．3 存儲器
3．2 時序相關概念
3．2．1 同步電路與異步電路
3．2．2 時序參數的定義
3．2．3 時鐘偏差與時鐘抖動
3．3 時序分析與時序違例
3．4 亞穩(wěn)態(tài)與同步器
3．5 跨時鐘域信號傳輸的方法
3．5．1 異步時鐘域之間傳輸信號的一般問題
3．5．2 異步FIFO中的跨時鐘域信號處理
3．5．3 異步復位信號處理
第4章大模板卷積ASIC設計方案
4．1 設計目標
4．2 卷積運算常用實現方案
4．2．1 FB結構
4．2．2 SWPB結構
4．2．3 MWPB結構
4．3 技術指標分析
4．4 大模板卷積ASIC總體框圖
4．5 各模塊設計
4．5．1 圖像輸入前端FIFO
4．5．2 圖像輸入后端FIFO
4．5．3 圖像存儲SPRAM控制
4．5．4 運算單元像素寄存器控制
4．5．5 圖像SPRAM地址控制
4．5．6 模板存儲模塊
4．5．7 計算模塊
第5章圖像旋轉ASIC設計
5．1 設計目標
5．2 算法分析
5．2．1 三步平移旋轉算法
5．2．2 圖像插值算法
5．2．3 插值誤差分析
5．2．4 算法仿真與驗證
5．3 流水線圖像旋轉AsIc架構設計
5．3．1 硬件實現面臨的問題
5．3．2 流水線實現方案
5．3．3 定點誤差分析與字長優(yōu)化
5．4 流水線圖像旋轉ASIC模塊設計
5．4．1 中心控制器設計
5．4．2 輸入／輸出接口電路設計
5．4．3 流水線暫停電路設計
5．4．4 異常處理電路
第6章連通域標記與輪廓跟蹤
6．1 連通域標記算法分析
6．2 兩次逐行逐列逐像素掃描算法
6．2．1 算法總流程
6．2．2 圖像初步標記
6．2．3 等價表初始化與等價關系記錄
6．2．4 整理等價表
6．2．5 圖像標記代換
6．3 輪廓跟蹤算法硬件加速方案
6．4 標記ASIC系統(tǒng)設計
6．4．1 芯片功能與整體結構
6．4．2 圖像存儲器數據組織與傳輸方式
6．4．3 特征值存儲器設置
6．4．4 行像素及行標記緩存
6．5 標記ASIC頂層狀態(tài)機
6．6 標記處理模塊設計
6．6．1 初步標記模塊
6．6．2 等價標記對記錄模塊
6．6．3 等價表整理模塊
6．6．4 標記代換及特征值統(tǒng)計流水線模塊
第7章紅外焦平面非均勻性校正SoC
7．1 設計目標
7．2 紅外焦平面非均勻性校正算法
7．2．1 基于定標的校正算法
7．2．2 基于場景的紅外焦平面無效像元檢測
7．2．3 場景自適應校正算法
7．3 非均勻性校正SoC結構設計
7．3．1 功能劃分
7．3．2 非均勻性校正SoC整體結構
7．4 內嵌的MIPS架構處理器
7．5 片上總線及互連結構
7．5．1 Wishbone總線介紹
7．5．2 校正SoC總線傳輸模式
7．5．3 總線互連結構
7．6 校正ASIC模塊設計
7．6．1 校正ASIC模塊整體結構
7．6．2 校正SoC整體狀態(tài)機
7．6．3 Wishbone接口模塊設計
7．6．4 校正ASIC模塊設計
7．7 處理器軟件設計
7．8 校正SoC的驗證
7．8．1 SoC驗證方法與技術概要
7．8．2 軟件功能仿真
7．8．3 形式驗證
7．8．4 FPGA原型驗證
參考文獻