国产精品怡红院永久免费,亚洲成aV无码人在线观看

內(nèi)容簡介

　　本書以實戰(zhàn)開發(fā)為原則，先通過初級、中級、高級三個階段的案例，讓讀者全面、深入、透徹地理解FPGA開發(fā)的原理以提高實際開發(fā)水平和項目實戰(zhàn)能力，再通過FPGA高級綜合設(shè)計對SG軟件和HLS軟件進行介紹，提供一種全新的FPGA編程方法。本書共分6章，涵蓋的內(nèi)容有FPGA簡史、FPGA和其他器件的區(qū)別、FPGA相應開發(fā)軟件的下載及安裝方法、Verilog語言的語法、FPGA開發(fā)流程、呼吸燈設(shè)計與實現(xiàn)、流水燈設(shè)計與實現(xiàn)、按鍵控制LED設(shè)計與實現(xiàn)、自動售貨機的設(shè)計與實現(xiàn)、串口通信設(shè)計與實現(xiàn)、VGA設(shè)計與實現(xiàn)、VGA顯示圖像、Sobel算子實現(xiàn)、VGA顯示原理、DDR3和PCI-e的理論講解與實踐、SG軟件和HLS軟件。本書內(nèi)容豐富，實例典型，實用性強，適合各個層次想要學習FPGA的人員閱讀，尤其適合有一定FPGA基礎(chǔ)且想進一步學習的開發(fā)人員閱讀。

作者簡介

　　張晉榮，河北工業(yè)大學研究生，在校期間參與多項河北省研究創(chuàng)新資助項目，發(fā)表多篇計算機研究和移動相關(guān)論文。研究生期間研究領(lǐng)域是Linux系統(tǒng)MD模塊的raid源碼部分和FPGA硬件算法部分。做過很多FPGA項目，如：DDR3接口，千兆以太網(wǎng)，HDMI，PCIE等。章振棟，西安電子科技大學研究生，熟練掌握VIVADO、HLS、SYSGEN及ZYNQ嵌入式系統(tǒng)的開發(fā)，獲得多項專利，參與多項雷達信號算法研究和實時信號處理機研制（與多家研究所合作），研究生期間研究領(lǐng)域是多通道（MIMO）陣列雷達信號處理算法研究及其實時信號處理機的研制（ARM\FPGA\DSP）。完成過許多FPGA、ZYNQ項目，如DRAM接口控制（仲裁）器，DDR3接口，千兆以太網(wǎng)、SRIO\AURORA高速串行互聯(lián)、PCIE、基于ZYNQ的通用雷達信號處理平臺。

圖書目錄

目錄

第1章 FPGA基本情況介紹   1
1.1 FPGA簡史   1
1.1.1 FPGA與ASIC   1
1.1.2 FPGA與CPLD   4
1.1.3 Altera與Xilinx   5
1.1.4 Verilog與VHDL   6
1.2 FPGA芯片（Xilinx）介紹   8
1.2.1 FPGA的基本結(jié)構(gòu)   8
1.2.2 軟核、硬核及固核   12
1.2.3 7系列FPGA簡介   13
1.3 FPGA的應用領(lǐng)域   17
1.3.1 機器學習   17
1.3.2 5G無線   19
1.3.3 嵌入式視覺   20
1.3.4 工業(yè)物聯(lián)網(wǎng)   21
1.3.5 云計算   22
1.3.6 FPGA硬件加速平臺   23
1.4 總結(jié)   23
第2章 FPGA設(shè)計基礎(chǔ)知識   24
2.1 軟件下載及安裝   24
2.1.1 ISE下載及安裝   24
2.1.2 ModelSim下載及安裝   28
2.1.3 Vivado下載及安裝   29
2.1.4 ISE關(guān)聯(lián)ModelSim   32
2.1.5 Vivado關(guān)聯(lián)ModelSim   36
2.1.6 UE（UltraEdit）的安裝和配置   40
2.2 Verilog基本語法介紹   44
2.2.1 發(fā)展歷史   44
2.2.2 語言設(shè)計思路   45
2.2.3 語言要素   46
2.2.4 數(shù)據(jù)類型   47
2.2.5 流程控制   50
2.2.6 語言描述方法   52
2.2.7 邏輯門級描述   56
2.2.8 晶體管級描述   57
2.2.9 邏輯綜合編輯   58
2.2.10 可綜合代碼   58
2.2.11 不可綜合結(jié)構(gòu)類型   58
2.2.12 高級功能編輯   59
2.3 FPGA開發(fā)流程   60
2.3.1 設(shè)計流程   60
2.3.2 典型FPGA開發(fā)流程與注意事項   61
2.4 總結(jié)   63
第3章 FPGA初級設(shè)計   64
3.1 呼吸燈設(shè)計與實現(xiàn)   64
3.1.1 需求分析   64
3.1.2 流程   64
3.1.3 時序圖   65
3.1.4 時序圖寄存器分析   66
3.1.5 源碼展示   67
3.1.6 仿真文件   68
3.1.7 仿真結(jié)果分析   69
3.1.8 約束文件   70
3.1.9 擴展訓練   70
3.2 流水燈設(shè)計與實現(xiàn)   70
3.2.1 需求分析   70
3.2.2 流程   71
3.2.3 時序圖   71
3.2.4 時序圖寄存器分析   72
3.2.5 源碼展示   73
3.2.6 仿真文件   74
3.2.7 仿真結(jié)果分析   74
3.2.8 擴展訓練   75
3.3 按鍵控制LED設(shè)計與實現(xiàn)   75
3.3.1 需求分析   75
3.3.2 流程   75
3.3.3 時序圖   75
3.3.4 時序圖寄存器分析   76
3.3.5 源碼展示   77
3.3.6 仿真文件   79
3.3.7 仿真結(jié)果分析   80
3.3.8 擴展訓練   81
3.4 自動售貨機設(shè)計與實現(xiàn)   81
3.4.1 需求分析   81
3.4.2 流程   81
3.4.3 時序圖   82
3.4.4 時序圖寄存器分析   84
3.4.5 源碼展示   87
3.4.6 仿真文件   87
3.4.7 仿真結(jié)果分析   89
3.4.8 擴展訓練   90
3.5 總結(jié)   90
第4章 FPGA中級設(shè)計   91
4.1 串口通信設(shè)計與實現(xiàn)   91
4.1.1 需求分析   91
4.1.2 UART協(xié)議簡介   91
4.1.3 流程圖   93
4.1.4 源碼分析   94
4.1.5 仿真測試   97
4.2 VGA設(shè)計與實現(xiàn)   99
4.2.1 需求分析   99
4.2.2 VGA原理簡介   99
4.2.3 源碼展示分析   103
4.2.4 仿真結(jié)果分析   106
4.2.5 擴展訓練   107
4.3 VGA顯示圖像   107
4.3.1 需求分析   107
4.3.2 流程   107
4.3.3 時序圖   108
4.3.4 調(diào)用RAM模塊IP核步驟   108
4.3.5 擴展訓練   110
4.4 Sobel算子實現(xiàn)   110
4.4.1 需求分析   110
4.4.2 Sobel算子詳解   110
4.4.3 Sobel算子流程   112
4.4.4 Sobel算子時序圖   113
4.4.5 核心代碼展示和分析   114
4.5 總結(jié)   120
第5章 FPGA高級設(shè)計   121
5.1 DDR3理論講解和實踐部分   121
5.1.1 DDR3工作流程   121
5.1.2 DDR3的一些基本概念   123
5.1.3 文檔研讀   128
5.1.4 DDR3的IP核測試   133
5.1.5 總結(jié)   139
5.2 PCI-e理論講解和實踐   139
5.2.1 理論講解   139
5.2.2 擴展和未來方向   144
5.2.3 硬件協(xié)議摘要   144
5.2.4 RIFFA簡介   147
5.2.5 RIFFA使用之FPGA端   150
5.2.6 RIFFA使用之PC端   157
5.3 總結(jié)   159
第6章 FPGA高級綜合設(shè)計   160
6.1 System Generator介紹及安裝   160
6.2 System Generator工具的基本使用方法   166
6.2.1 System Generator中的庫   167
6.2.2 System Generator中的數(shù)據(jù)類型   174
6.2.3 System Generator自動代碼生成   174
6.3 System Generator實例   175
6.3.1 FIR濾波器實例   176
6.3.2 FFT實例   193
6.3.3 數(shù)字正交解調(diào)（DDC）實例   199
6.4 HLS介紹及安裝   211
6.5 HLS工具的基本使用方法   213
6.6 HLS實例——基于HLS的Sobel邊緣檢測   214
6.6.1 再次出現(xiàn)的Sobel算子   214
6.6.2 MATLAB仿真實現(xiàn)邊緣檢測   216
6.6.3 HLS實現(xiàn)圖像邊緣檢測   216
6.7 總結(jié)   224