SystemVerilog硬件設(shè)計(jì)及建模

定　價(jià)：￥45.00

作　者：	（英）Stuart Sutherland，Simon Davidmann，Peter Flake 著
出版社：	科學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	算法語(yǔ)言

購(gòu)買這本書(shū)可以去

ISBN：	9787030198778	出版時(shí)間：	2007-01-01	包裝：	平裝
開(kāi)本：	0開(kāi)	頁(yè)數(shù)：	352	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)是介紹SystemVetilog（Verilog-2005）的實(shí)用圖書(shū)。書(shū)中深入淺出地介紹SystemVerilog相比于Verilog新增加的特性，包括新的數(shù)據(jù)類型、操作符、過(guò)程塊語(yǔ)句以及適于SoC設(shè)計(jì)的接口結(jié)構(gòu)，這些新增加的特性大大提高Verilog的高層抽象能力，彌補(bǔ)’Verilog底層描述能力強(qiáng)但系統(tǒng)級(jí)描述能力弱的缺點(diǎn)。為了進(jìn)一步說(shuō)明這些新的數(shù)據(jù)類型、操作符和過(guò)程語(yǔ)句，本書(shū)對(duì)Verilog語(yǔ)句中的數(shù)據(jù)類型、操作符以及過(guò)程語(yǔ)句的仿真行為進(jìn)行深入的分析，以便于讀者加深對(duì)Verilog的理解。此外，本書(shū)還介紹Sys—temVerilog增加的一些系統(tǒng)連接描述方法，相對(duì)于Verilog-2001，這些方法可以進(jìn)一步簡(jiǎn)化系統(tǒng)連接，提高設(shè)計(jì)效率。本書(shū)提供許多代碼例子，這些例子可以從網(wǎng)上下載，有助于讀者對(duì)SystemVerilog的學(xué)習(xí)。本書(shū)可供具有一定Verilog基礎(chǔ)的電路設(shè)計(jì)工程技術(shù)人員使用，同時(shí)可作為高等院校相關(guān)專業(yè)學(xué)生參考書(shū)。

作者簡(jiǎn)介

　　Stuart Sutherland：SystemVerilog和Verilog應(yīng)用方面的資深專家。早在1993年電氣和電子工程師學(xué)會(huì)（IEEE）標(biāo)準(zhǔn)化工作剛開(kāi)始時(shí)，就致力于Verilog語(yǔ)言的研究工作，并同時(shí)擔(dān)任IEEE Verilog標(biāo)準(zhǔn)委員會(huì)成員（任Verilog PLI任務(wù)組主席和聯(lián)合主席）和IEEE SystemVerilog標(biāo)準(zhǔn)委員會(huì)成員（任SystemVerilog Language Refe—fence Manual一書(shū)的編輯）。他擁有20多年的硬件設(shè)計(jì)經(jīng)驗(yàn)，以及超過(guò)17年的Verilog設(shè)計(jì)經(jīng)驗(yàn)，是Sutherland HDL公司的創(chuàng)始人，在該公司負(fù)責(zé)提供專業(yè)級(jí)的HDL培訓(xùn)服務(wù)。他擁有計(jì)算機(jī)科學(xué)方向電子工程技術(shù)專業(yè)學(xué)士學(xué)位，是The Verilog PLI Handbook和Verilog一2001：A Guide to the New Features of the Verilog HDL的作者。Simon Davidmann：從1978年開(kāi)始致力于HDL的研究，是英國(guó)布魯耐爾大學(xué)HILO小組的成員之一。他在1984年成為Simmons Percussion的實(shí)時(shí)專業(yè)音樂(lè)設(shè)備的ASIC設(shè)計(jì)師和嵌入式軟件開(kāi)發(fā)人員；1988年開(kāi)始研究Verilog，并成為GDA公司（Gateway Design Automation）的第一個(gè)歐洲雇員；在歐洲創(chuàng)建了Chronologic Simu—lation公司、Virtual Chips公司（InSilicon公司）的歐洲辦事處，后來(lái)又成為Ambit De—sign公司的歐洲代理人；1998年參與創(chuàng)建了Co—Design Automation公司，并參與開(kāi)發(fā)了SUPERLOG語(yǔ)言。作為Co—Design公司的CEO，他在SUPERLOG語(yǔ)言轉(zhuǎn)換到Accellera標(biāo)準(zhǔn)組織，并成為SystemVeri！og前身的過(guò)程中發(fā)揮了重要作用。David—mann是Accellera SystemVerilog和IEEE 1364 Verilog委員會(huì)的成員，是多個(gè)技術(shù)公司和EDA公司的顧問(wèn)和主要成員，還是倫敦大學(xué)Queen Mary學(xué)院數(shù)字系統(tǒng)系的客座教授。2005年Davidmann創(chuàng)建了Imperas公司，擔(dān)任總裁兼CEO。Peter Flake：co—Design Automation公司的創(chuàng)始人之一，是該公司的主要技術(shù)人員，SUPERLOG語(yǔ)言的主要締造者。2002年Synopsys公司收購(gòu)Co—Design公司后，他成為Synopsys公司的科研人員。Flake在EDA領(lǐng)域的工作生涯超過(guò)30年：當(dāng)他在英國(guó)布魯耐爾大學(xué)和Gen Rad公司時(shí)，就是HILO開(kāi)發(fā)項(xiàng)目的語(yǔ)言架構(gòu)師和項(xiàng)目領(lǐng)導(dǎo)者，HILO是20世紀(jì)80年代早期和中期第一個(gè)商用的基于HDL的仿真、故障仿真和時(shí)序分析系統(tǒng)。2005年他成為Imperas公司的首席科學(xué)家。他擁有英國(guó)劍橋大學(xué)的藝術(shù)碩士學(xué)位，并在多個(gè)學(xué)術(shù)會(huì)議上作過(guò)有關(guān)HDL的報(bào)告。

圖書(shū)目錄

第1章 SystemVerilog介紹
1.1 SystemVeriIog起源
1.1.1 SystemVerilog標(biāo)準(zhǔn)的發(fā)展歷程
1.1.2 SystemVerilog獲得的捐贈(zèng)
1.2 SystemVerilog針對(duì)硬件設(shè)計(jì)的關(guān)鍵增強(qiáng)
1.3 小結(jié)
第2章 SystemVerilog聲明的位置
2.1 包(package)
2.1.1 包的定義
2.1.2 引用包的內(nèi)容
2.1.3 綜合指導(dǎo)
2.2 Sunit編譯單元聲明
2.2.1 編碼指導(dǎo)
2.2.2 SystemVerilog標(biāo)識(shí)符搜索規(guī)則
2.2.3 源代碼順序
2.2.4 將包導(dǎo)入Sunit的編碼原則
2.2.5 綜合指導(dǎo)
2.3 未命名語(yǔ)句塊中的聲明
2.3.1 未命名塊中的局部變量
2.4 仿真時(shí)間單位和精度
2.4.1 Verilog編譯指令timescale
2.4.2 包含時(shí)間單位的時(shí)間值
2.4.3 范圍級(jí)（scope—level）時(shí)間單位和精度
2.4.4 編譯單元的時(shí)間單位和精度
2.5 小結(jié)
第3章 SystemVerilog文本值和數(shù)據(jù)類型
3.1 加強(qiáng)的文本值賦值
3.2 define增強(qiáng)
3.2.1 字符串內(nèi)的宏變量替換
3.2.2 通過(guò)宏建立標(biāo)識(shí)符名
3.3 SystemVerilog變量
3.3.1 對(duì)象類型和數(shù)據(jù)類型
3.3.2 SystemVerilog四態(tài)變量
3.3.3 SystemVerilog兩態(tài)變量
3.3.4 顯式及隱式變量和線網(wǎng)類型
3.3.5 綜合指導(dǎo)
3.4 在RTL模型中使用兩態(tài)類型
3.4.1 兩態(tài)類型的特點(diǎn)
3.4.2 兩態(tài)類型和四態(tài)類型仿真
3.4.3 在case語(yǔ)句中使用兩態(tài)類型
3.5 數(shù)據(jù)類型規(guī)則的放寬
3.6 有符號(hào)和無(wú)符號(hào)修飾符
3.7 靜態(tài)和自動(dòng)變量
3.7.1 靜態(tài)變量和自動(dòng)變量的初始化
3.7.2 自動(dòng)變量的綜合指導(dǎo)
3.7.3 靜態(tài)和自動(dòng)變量的使用原則
3.8 變量初始化的確定性
3.8.1 初始化確定機(jī)制
3.8.2 時(shí)序邏輯的異步輸入初始化
3.9 強(qiáng)制類型轉(zhuǎn)換
3.9.1 靜態(tài)轉(zhuǎn)換（編譯時(shí)轉(zhuǎn)換）
3.9.2 動(dòng)態(tài)強(qiáng)制類型轉(zhuǎn)換
3.9.3 綜合指導(dǎo)
3.10 常數(shù)
3.11 小結(jié)
第4章用戶自定義和枚舉數(shù)據(jù)類型
4.1 用戶自定義類型
4.1.1 局部typedef聲明
4.1.2 共享typedef定義
4.1.3 用戶自定義類型的命名習(xí)慣
4.2 枚舉數(shù)據(jù)類型
4.2.1 枚舉類型標(biāo)簽序列
4.2.2 枚舉類型標(biāo)簽作用域
4.2.3 枚舉類型值
4.2.4 枚舉類型的基類
……
第5章數(shù)組、結(jié)構(gòu)體和聯(lián)合體
第6章 SystemVerilog過(guò)程塊、任務(wù)和函數(shù)
第7章過(guò)程語(yǔ)句
第8章有限狀態(tài)機(jī)建模
第9章層次化設(shè)計(jì)
第10章接口
第11章一個(gè)完整設(shè)計(jì)的建模
第12章行為級(jí)和交易級(jí)建模
附錄A SystemVerilog形式定義（BNF）
附錄B Verilog和SystemVerilog保留關(guān)鍵字
附錄C SUPERLOG的歷史，即SystemVerilog的開(kāi)端